收藏本站  |  English  |  中国科学院
  首页 所况介绍 机构设置 科研成果 研究队伍 招生招聘 创新文化 科学传播 研究生培养 党群园地 产业体系  
 
       
    科普首页
    微电子历史
    行业动态
    术语解释
    无微不至
    芯片制程
    科普创意
     
THRESHOLD VILTAGE 临界电压
2014-04-11 | 编辑: | 【 【打印】【关闭】

  当我们在MOS晶体管之源极(Source)和汲极(Drain)加一个固定偏压后,再开始调整闸极(Gate)对基质(Substrate)的电压,当闸极电压超过某一个值之后,源极和汲极就会产生电流而导通,则我们就称此时的闸极电压称为临界电压(Threshold Voltage)。NMOS晶体管的临界电压相对于基质为正。PMOS晶体管的临界电压相对于基质为负。一般在制程上我们会影响临界电压的因素主要有二:A闸极氧化层厚度:Gate Oxide越厚,则VT(绝对值)越高。B基质渗杂的浓度:VT值入Dose越高,则VT越高。

  



 
    中国科学院微电子研究所版权所有 邮编:100029
单位地址:北京市朝阳区北土城西路3号,电子邮件:webadmin@ime.ac.cn
京公网安备110402500036号