收藏本站  |  English  |  联系我们  |  中国科学院
  首页 所况介绍  
新闻动态
 
 
 
 
 
 
 
 
 
现在位置:首页 > 新闻动态 > 业内信息
 

Intel正式推出10纳米最高密度制程
2017-10-30 | 编辑: | 【 【打印】【关闭】
 

  9月19日,英特尔执行副总裁兼制造、运营与销售集团总裁Stacy Smith在北京手捧10nm工艺Wafer宣布,英特尔正式推出最新的10nm工艺制程。    

    英特尔10纳米工艺采用第三代FinFET技术,相比其他所谓的“10纳米”,英特尔10纳米预计将会领先整整一代。英特尔10 纳米工艺使用的超微缩技术 (hyper scaling),充分运用了多图案成形设计 (multi-patterning schemes),并助力英特尔延续摩尔定律的经济效益,从而推出体积更小、成本更低的晶体管。英特尔10纳米制程将用于制造英特尔全系列产品,以满足客户端、服务器以及其它各类市场的需求。 

  单个晶体管成本 

  10纳米提高了晶体管密度并降低了单个晶体管成本。英特尔10纳米制程的最小栅极间距从70纳米缩小至54纳米,且最小金属间距从52纳米缩小至36纳米。尺寸的缩小使得逻辑晶体管密度可达到每平方毫米1.008亿个晶体管,是之前英特尔14纳米制程的2.7倍,大约是业界其他“10纳米”制程的2倍。 

  10纳米超微缩 

  栅极间距10纳米的大幅微缩和新特性把晶体管密度提高了2.7倍。 

  晶体管密度    

  英特尔10纳米把逻辑晶体管密度提高了2.7倍。相比之前的14纳米制程,英特尔10纳米制程提升高达25%的性能和降低45%的功耗。相比业界其他所谓的“10 纳米”,英特尔10纳米制程也有显着的领先性能。全新增强版的10 纳米制程——10++,则可将性能再提升15%或将功耗再降低30%。 

  英特尔称其10纳米制程:通过超微缩技术实现业界最高的逻辑晶体管密度。面对媒体近期喧嚣英特尔被超越,英特尔副总裁、中国总裁杨旭现场回应:“老虎不发威,还当我是病猫呢! 

  (来源:SEMI中国    2017年9月19日) 

 

附件下载:
    中国科学院微电子研究所版权所有 邮编:100029
单位地址:北京市朝阳区北土城西路3号,电子邮件:webadmin@ime.ac.cn
京公网安备110402500036号